EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

59148352

PUBLICATION DATE

25-08-84

APPLICATION DATE

14-02-83

APPLICATION NUMBER

58022310

APPLICANT: SEIKO INSTR & ELECTRONICS LTD;

INVENTOR:

EHATA HISAO;


INT.CL.


H01L 21/92


TITLE


ELECTRODE FORMATION FOR

SEMICONDUCTOR DEVICE









ABSTRACT :

PURPOSE: To improve the workability and thus reduce the working cost by a method wherein a vapor deposition method using a metallic mask is adopted to form a base metal and a barrier layer.

CONSTITUTION: A semiconductor element region is formed on a semiconductor wafer 1, and an Al wiring 3 is formed on the surface oxide film 2 thereof and then exposed as a wiring terminal part by window open etching a part of the final passivation film 4. Next, the metallic mask 7 with said terminal part as a through hole is superposed, and a Cu film 5 is formed as the base metal by a vacuum vapor deposition method, next a Cu film 6 is formed as the barrier layer. When reflow treatment is performed by making a transparent heat resisting substrate 10 loaded with a solder ball 8 by adhesion oppose to said terminal part, thus being superposed on said wafer and positioned, a solder electrode 8' is transcribed on the Cu barrier layer 6 by the effect of a flux 9.

COPYRIGHT: (C) JPO

19 日本国特許庁 (JP)

[®]公開特許公報 (A)

①特許出願公開

昭59—148352

DInt. Cl.3 H 01 L 21/92

識別記号

厅内整理番号 7638-5F

❸公開 昭和59年(1984)8月25日

発明の数 1 審查請求 未請求

(全 3 頁)

②特

願 昭58-22310

@出

願 昭58(1983)2月14日

@発 明

者 江幡久夫

東京都江東区亀戸6丁目31番1

号株式会社第二精工舍内

⑪出 願 人 セイコー電子工業株式会社

東京都江東区亀戸6丁目31番1

邳代 理 人 弁理士 最上務

1. 発明の名称 半導体装置の電極形成方法

2. 停許請求の範囲

- (1) 半導体基板上に設けられた配線金属上の一 部にメタルマスクを使用して下地金属及びパリア 傷を蒸着により形成する工程と、他の透明耐熱毒 板表面に粘着塗料を激布する工程と核粘着塗料を 塗布した前配透明耐熱基板上にメタルマスクを重 ね合わせ骸メタルマスクを通してはんだ球を粘磨 させる工程と版はんだ球を粘着搭載させた前記透 明耐熱基板により前記下地金属表面の所望の位置 にはんだ電極を形成するための位置決めを行なう 工程と前記はんだ球をリフローにより前記下地金 属上に転写してパンプ状電極を形成する工程とか らなるはんだ電視形成法。
- (2) 前記透明耐熱基板に盈布するはんだ球粘滑 逸料としてフラックスを使用すると共に透明耐熱 **森板として耐熱ガラス及び石英を使用する特許**謂:

求の範囲第1項記載のはんだ電極形成法。

5. 発明の詳細な説明

本発明は半導体装置におけるパンプ状はんだ電 徳の形成方法に関する。

ICを配級基板にポンディングする方法に、電 **脅面を配線基板の配線面に対向させるいわゆる** 「フェースダウンポンデイング」があり、それ用 の半導体チップは、パンプ状はんだ電視が多く採 用されている。

このはんだ電極は半導体素子のウェーへ段階で 番板上に形成するが、従来から用いられている方 法に電気めつき法がある。

電気めつき法は基板袋面に、第1下地会属をス パッタリング及びホトエンチングにより形成し、 更に第2下地金属をスパッタリングにより形成し、 **電極形成部を除いてホトレジストで覆い、 0 цパ** リア層及びはんだ電極を電気めつき法により形成 し、ホトレジストを除去し、第2下地金属をエッ チングにより除去し、リフロー処理を行なりこと

特開昭59-148352(2)

によつてパンプ状質病を形成するものであり、工 程が煩雑となり加工コストがかさむ欠点があつた。

本発明は上記に鑑み、下地金属及びバリア層の 形成にはメタルマスクを用いた蒸着法を採用する ことによりホトエッチング工程を無くし、はんだ 簡優の形成には、リフロー処理のみによりはんだ 球をパリア層表面に転写して形成することにより、 ホトレジスト及びエッチング工程を無くし、作業 性を良くし、加工コストを節波し得るバンプ電優 形成法を提供するものである。

以下、第1図,第2図に基づいて本発明の実施 例を幹細に説明する。

無・図(a)~(d)は、本発明の実施例の主要製造工程を示す。無・図(a)に示すように S1 (シリコン) 半導体ウェハ1に公知の選択拡散工程により半導体素子領域を形成し、その表面酸化膜(S1O₂) 2上にM配線 5を形成し、この上を覆う最終のパンペーション、例えば CVD・PS G膜 4の一部を腐開エンチングして配線端子部として露出させる。

以上実施例で述べた方法によれば、下記の理由 でコスト軽波が可能となる。

下地金属及びバリア層の形成には、メタルマスクを用いた蒸着法を採用することによりホトエッチング工程を無くし、更にはんだ電極の形成には、リフロー処理のみによりはんだ球を転写する方法を採用することでホトレジスト、エッチング、電気のつきの各工程を無くすことができる。 また、 転写するハング球を粘着搭載する基板に透明耐熱 基板を採用することにより、はんだ球と電極形成位置との位置合わせが容易になる。

この発明は前記実施例により拘束されるもので なく、これ以外に下記変形例を有する。

例えば、0 r 下地金属の形成をスパッタリング を用いるあるいは C u パリア層の形成を電気めつ きを用いる方法がある。

この発明は半導体素子のはんだパンプ電極の形成に利用して有効である。

第1図(b)に示すように配翻 備子部をスルーホールにしたメタルマスク7を重ね合わせ、真空蒸着法により C u 膜 5 を 1500 Å厚に下地金属として形成し、次いで C u 膜 6 を約5~10 μm 厚にパリア暦として形成する。

第2回は、Cuパリア階表面に転写されるはんだ球を透明耐熱器板上に粘着させたものである。耐熱ガラスあるいは石英板10上にフラックス9を強布し、次いで配線端子部に対応する位置にスルーホールを設けたメタルマスク11を重ね合わせ、スルーホールに直径約150μmのはんだ球8を投入し、フラックス9により透明耐熱器板10に粘着させる。

第1図(a)に示すように第2図のはんだ球を粘積搭載した透明耐熱器板10を配線端子部に対向させ半導体ウェへに重ね合わせ位置決めを行ない、リフロー処理を行なり。

第1図(d)に示すようにリフロー処理によりはんだ球 8 はフランクスタの効果により 0 ロバリア層 6 上にはんだ電極 8'が 転写される。

4. 図面の簡単な説明

第1図(a)~(d) は本発明の一実施例における主要 工程順の電極形成部断面図、

第2図ははんだ球粘滑基板断面図である。

1……81半導体ウェハ、

2 ······ 酸化腹、 3 ······ AL 配線、

4 …… 最終パシベーション膜、

5 … … C r 膜、 6 … … C u パリア層、

7 ……メタルマスタ、8 ……はんだ球、

8′……はんだ電徳、 9……フラックス、

10…透明耐熱基板、11…メタルマスク。

以上

出願人 株式会社 第二 精工 合 代理人 弁理士 最 上 務

